• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Vorgeschlagenwird ein Verfahren zum Synchronisieren einer Funktionseinheit, wieeiner Empfänger-und Auslese-Schaltung in einem integrierten Schaltkreis, auf eineTaktfrequenz eines Signals, insbesondere eines Datensignals. Dabeiwerden Takte eines internen Oszillators der Funktionseinheit zwischenvorbestimmten Flanken des Signals gezählt, aus der Taktfrequenz des internenOszillators und dem Zählwertwird ein Teilerverhältniszwischen Signaltakt und internem Oszillatortakt bestimmt und miteinem vorgegebenen Teilerverhältnisder Funktionseinheit verglichen, woraufhin in Abhängigkeitvon dem Vergleichsergebnis ein Anpassen des vorgegebenen Teilerverhältnisseserfolgt. Bei Einsatz des erfindungsgemäßen Verfahrens bzw. einer zudessen Durchführunggeeigneten Vorrichtung ist selbst bei eindrahtigen Bussen eine sichere,gegenüberStörungenund Temperatureinflüssenunempfindliche Synchronisation möglich.
    公开号:DE102004006398A1
    申请号:DE200410006398
    申请日:2004-02-10
    公开日:2005-09-22
    发明作者:Clemens Dipl.-Ing. Hauser；Arno Dipl.-Ing. Sörensen
    申请人:Atmel Germany GmbH；
    IPC主号:G06F1-12
    专利说明:
    [0001] DieErfindung betrifft ein Verfahren zum Synchronisieren einer Funktionseinheit,wie einer Empfänger-und Auslese-Schaltung in einem integrierten Schaltkreis, auf eineTaktfrequenz eines Signals, insbesondere eines Datensignals, sowieeine zur Durchführungdes Verfahrens geeignete Vorrichtung.
    [0002] AufvielfältigenGebieten der Technik ergeben sich die Situationen, in denen eineDatenquelle, beispielsweise ein Mikrocontroller, serielle Datenmit einer bestimmten Datenrate, d.h. einem bestimmten Signaltakt über eineunidirektionale Datenverbindung sendet. Bei dieser Verbindung kannes sich beispielsweise um einen Eindrahtbus ohne Rückmeldefähigkeithandeln. Die Daten gelangen zu einem Empfänger, z.B. in einem integriertenSchaltkreis (IC), und sollen vom diesem ausgewertet werden. Da jedoch Sender(Datenquelle) und Empfänger(IC) in der Regel keinen gemeinsamen Takt besitzen, muss sich derEmpfängerauf den Sender synchronisieren und das in den Daten enthaltene Taktsignalaus diesen zurückgewinnen,um die Daten bitweise richtig abfragen zu können.
    [0003] Üblicherweisewird dabei der Signaltakt als Bruchteil eines internen Oszillatortaktesdes Empfängersdargestellt. Der Oszillatortakt wird regelmäßig in dem IC durch einen internen(RC-)Oszillator vorgegeben, dessen Taktfrequenz nur innerhalb gewisser Grenzenbekannt ist. Mit Beginn eines Startbits des Datensignals wird einZählergestartet, der mit jeder vergan genen internen Taktperiode, kurz:mit jedem internen Takt, inkrementiert wird. Ist ein Zählerstand erreicht,der dem (Teiler-)Verhältniszwischen Datentakt und internem Oszillatortakt des IC entspricht, wirdder Zählerzurückauf Null gesetzt und beginnt erneut zu laufen. Dies entspricht beikorrekter Synchronisation gerade dem Beginn des nächsten Datenbits.Genau bei der Hälftedes Teilers, d.h. in der Mitte des Datenbits wird der Buspegel abgefragtund somit das entsprechende Bit gelesen. Ein weiterer Zähler beendetdiesen Vorgang, wenn eine bestimmte Anzahl Bits gelesen wurde.
    [0004] Esbesteht nun die grundsätzlicheGefahr, dass der Lesevorgang aufgrund einer fehlerhaften Synchronisationvon Sender und Empfängerscheitert, was gravierende Auswirkungen nach sich ziehen kann. Dainsbesondere bei unidirektionalen Übertragungsmedien keine Rückmeldemöglichkeitbesteht, kann der Empfängerkein bekanntes Synchronisationssignal zur nachträglichen erneuten Synchronisationbeim Senden anfordern; weiterhin kann auch ein falsch erkanntesDatum nicht erneut angefordert werden. Fehlerhafte Synchronisationbedeutet in diesem Zusammenhang, dass der Teiler von seinem korrektenWert nach oben oder unten abweicht. In der Folge wird der Zähler nichtwie angestrebt am Ende des Datenbits sondern bereits etwas früher odererst etwas späterzurückgesetzt. Entsprechend erfolgt auch die Abfrage des Buspegels nichtmehr in der Mitte des Bits, wobei sich die Verschiebung mit fortschreitenderAnzahl der abzufragenden Bits summiert. Wenn das letzte Bit einerSequenz gerade noch richtig abgefragt wird, verhält sich das System tolerantgegenüberder Fehlsynchronisation. Ansonsten kann es zu Doppelabfragen und/odereinem Auslassen einzelner Bits kommen. Da jedoch die Taktfrequenzdes Empfängersfertigungsbedingt nur in gewissen Grenzen (±10%) bekannt ist, lässt sichkein fester Teiler zwecks dauerhafter Synchronisation des Systemsaus Sender und Empfängerangeben.
    [0005] Umeine sichere Synchronisation von Sender und Empfänger zu erreichen, wurde daherbei vorbekannten System zur Datenübertragung, wie dem LIN-Bus(Local Interconnect Network; vgl. LIN Protocol Specification, Revision1.1, 2000) vorgeschlagen, in regelmäßigen Abständen vor jeder Datenübertragungnach einer Synchronisationspause vorbestimmter Mindestlänge einsog. Synchronisationsfeld zu senden, um Sender und Empfänger zu synchronisieren.Dabei ist insbesondere als nachteilig anzusehen, dass durch dienotwendigen Sendeunterbrechungen nur eine begrenzte Datenrate für Nutzdatenverfügbarist. Weiterhin führtein einmaliger Übertragungsfehlerwährenddes Synchronisationsfeldes zu einer Fehlsynchronisation während der folgendenDatenübertragung.
    [0006] Zudemkann sich die Taktfrequenz des Empfängers während des Betriebs ändern, beispielsweiseaufgrund von Temperatureinflüssen,so dass auch bei einmalig korrekter Synchronisation die Möglichkeiteiner nachträglichfalschen Auswertung besteht.
    [0007] DerErfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtungzu schaffen, mit denen sich die genannten Nachteile des Standesder Technik vermeiden lassen, wobei außerdem eine erreichte Synchronisationnicht durch punktuell auftretende Fehler vollständig zerstört wird und zudem eine gewisseFehlertoleranz gegeben ist.
    [0008] DieAufgabe wird durch ein Verfahren der eingangs genannten Art gelöst, wobeiTakte eines internen Oszillators der Funktionseinheit zwischen vorbestimmtenFlanken des Signals gezähltwerden, aus der Taktfrequenz des internen Oszillators und dem Zählwert einTeilerverhältniszwischen Signaltakt und internem Oszillatortakt bestimmt und miteinem vorgegebenen Teilerverhältnisder Funktionseinheit verglichen wird, woraufhin in Abhängigkeit vondem Vergleichsergebnis ein Anpassen des vorgegebenen Teilerverhältnisseserfolgt.
    [0009] Darüber hinauswird die Aufgabe gelöst durcheine Vorrichtung der eingangs genanten Art, aufweisend: Zählermittelzum Bestimmen einer Anzahl von Takten eines internen Oszillatorsder Funktionseinheit zwischen vorbestimmten Flanken des Signals;Bestimmungsmittel zum Bestimmen eines Teilerverhältnisses zwischen Signaltaktund internem Oszillatortakt; Vergleichsmittel zum Vergleichen des Teilerverhältnissesmit einem vorgegebenen Teilerverhältnis der Funktionseinheit;und Anpassungsmittel zum Anpassen des vorgegebenen Teilerverhältnissesin Abhängigkeitvon dem Vergleichsergebnis.
    [0010] Erfindungsgemäß wird alsodie Synchronisation währendder laufenden Datenübertragungdurchgeführt,wobei ein Synchronisationsergebnis, d.h. ein ermittelter Teilernicht direkt und absolut verwendet wird, sondern immer nur zum Anpassendes letzten, vorgegebenen Teilers nach einem Vergleich mit diesemdient. Auf diese Weise ergibt sich eine sichere Synchronisationauch am Ende einer Datensequenz, und fertigungsbedingte und/odertemperaturabhängigeToleranzen bzw. Veränderungender internen Oszillatorfrequenz werden ausgeglichen. Zudem ist die gesamteDatenrate fürNutzsignale verfügbar,da das Senden gesonderter Synchronisationssequenzen entfällt.
    [0011] InWeiterbildung des erfindungsgemäßen Verfahrensist vorgesehen, dass das Anpassen des Teilerverhältnis nach folgenden Regelnerfolgt: TV' =TV + 1, fürN/2 > TV; TV' = TV – 1, für N/2 < TV; TV' = TV, für N/2 =TV; wobei TV das vorgegebene Teilerverhältnis, TV' das angepasste Teilerverhältnis undN den Zählwertbezeichnet. Auf diese Weise wird lediglich eine allmähliche Anpassungder Synchronisation vorgenommen, so dass ein einzelner Übertragungsfehlernicht zu einem völligfalschen Teiler sondern nur zu einem Fehler um den Wert 1 führt. DieserFehler wird bei der nächstenkorrekten Übertragungwieder kompensiert. Entsprechend zeichnet sich eine bevorzugte Ausgestaltungder erfindungsgemäßen Vorrichtung dadurchaus, dass die Anpassungsmittel zum Anpassen des Teilerverhältnissesnach den vorstehend genannten Regeln ausgebildet sind.
    [0012] Darüber hinaussieht eine weitere Variante des erfindungsgemäßen Verfahrens vor, dass die Taktedes internen Oszillators zwischen jeweils zwei fallenden Flankendes Signals gezähltwerden. Entsprechend sind die Zählemittel der erfindungsgemäßen Vorrichtungvorzugsweise zum Zählender Takte des internen Oszillators zwischen jeweils zwei fallendenFlanken des Signals ausgebildet. Somit wird permanent während derDatenübertragungimmer dann synchronisiert, wenn die Folge "1010" inden Daten auftaucht, ohne dass hierzu ein gesondertes Synchronisationssignalnotwendig wäre.Möglichist alternativ auch eine Synchronisation unter Verwendung jeweilszweier steigender Flanken, d.h. einer Datenfolge "0101".
    [0013] Generellerfolgt die Ermittlung der Bitlänge alsomit zwei gleichen Flanken (fallend oder steigend). Auf diese Weisekompensieren sich automatisch alle Fehler, die entstehen können, wenndie Bitlängeneines Low- oder Highbits durch die analoge Umgebung verschiedenausgemessen werden. MöglicheUrsachen hierfürsind: 1. Die Komparatorschwelle liegt nichtexakt in der Mitte der analogen Signalpegel. 2. Eine eventuell verwendete Hysterese des Komparators ist asymmetrisch. 3. Die Anstiegs- und Abfallzeiten des analogen Bussignals sindunterschiedlich. 4. Das Bussignal selbst hat unterschiedliche Lowbit- und Highbit-Längen. 5. Der Komparator besitzt unterschiedliche Slew-Raten für einenLow-High- oder einen High-Low-Übergang. 6. Der Komparator hat unterschiedliche Verzögerungszeiten (Delays).
    [0014] Umim weiteren Verlauf der Übertragungauf die jeweils angepassten Teiler zurückgreifen zu können, siehteine Weiterbildung des Verfahrens vor, dass bei einem Erreichender zweiten vorbestimmten Signalflanke der Zählwert zurückgesetzt und das angepassteTeilerverhältnisals vorzugebendes Teilerverhältnisgespeichert wird. Eine erfindungsgemäße Vorrichtung weist zu diesemZweck Speichermittel zum Speichern des angepassten Teilerverhältnisses alsneu vorzugebendes Teilerverhältnisauf.
    [0015] In äußerst bevorzugterWeiterbildung des Erfindungsgegenstands kann vorgesehen sein, dass beiVerlassen eines Gültigkeitsbereichsfür denZählwert(Über-oder Unterschreiten eines Maximal- bzw. Minimalwerts) keine Anpassungdes Teilerverhältnisseserfolgt bzw. dass die Vergleichs- und/oder Anpassungsmittel zumVerhindern einer Anpassung des Teilerverhältnisses ausgebildet sind.Somit werden lokale Übertragungsfehlerauf dem Bus, wie Spikes oder dergleichen, nicht zur Teilerbestimmung herangezogen;des weiteren wird ein Überlaufendes Zählersverhindert, der sonst zur Folge haben könnte, dass ein falscher Zählwert nachdem Überlaufals gültiginterpretiert wird, was in wiederholter Abfolge die gesamte Synchronisationgefährdenwürde.
    [0016] WeitereEigenschaften und Vorteile der Erfindung ergeben sich aus der nachfolgendenBeschreibung von Ausführungsbeispielenanhand der Zeichnung. Es zeigt:
    [0017] 1 einBlockschaltbild der erfindungsgemäßen Vorrichtung;
    [0018] 2 Prinzipskizzenbetreffend den Gültigkeitsbereicheiner erfindungsgemäßen Teileranpassungsowie das Vermeiden eines Zählerüberlaufsim Zuge des erfindungsgemäßen Verfahrens;und
    [0019] 3 einAblaufdiagramm des erfindungsgemäßen Verfahrens.
    [0020] Die 1 zeigtanhand eines Blockschaltbilds den prinzipiellen Aufbau einer erfindungsgemäßen Vorrichtung 1.Diese weist zunächsteinen Eingang 2 fürein serielles Datensignal DS mit Datentakt DT sowie einen Ausgang 3 zumAusgeben aus dem Signal DS abgefragter (Daten-)Bits als AusgangssignalAS auf. Die Datenabfrage selbst erfolgt durch zwischen dem Eingang 2 unddem Ausgang 3 eingeschleifte Abfragemittel 4.
    [0021] Mitdiesen sowie mit dem Eingang 2 verbunden besitzt die erfindungsgemäße Vorrichtung 1 weiterhinZählermittel 5 inForm eines Abwärtszählers (Down-Counter),die mit Speichermitteln 6 zum (Zwischen-)Speichern vonZählwertenN sowie Zahlenwerten TV zum Beeinflussen der Zählermittel 5 und derAbfragemittel 4 zusammenwirken. Die Zählermittel 5 sinddarüberhinaus zum Empfangen von Taktpulsen eines internen Oszillators 7 ausgebildet,beispielsweise eines RC-Oszillators mit einer nominellen Taktfrequenzvon 400 kHz (± 10%).Grundsätzlich isteine erfindungsgemäße Vorrichtungauch unter Verwendung eines Aufwärtszählers ausführbar.
    [0022] DieSpeichermittel 6 stehen in Wirkverbindung mit Rechenmitteln 8,die ihrerseits zum Anpassen der Beeinflussungswerte TV in Abhängigkeitvon einem Ausgangssignal (ZählwertN) der Zählermittel 5 vorgesehensind. Zwischen Zählermittel 5 undRechenmittel 8 könnenzusätzlichDividiermittel 9 eingeschleift sein, die im Zuge der gezeigtenAusgestaltung der Erfindung insbesondere für eine Division des ZählwertsN durch den Wert Zwei ausgebildet sind.
    [0023] Wiedurch die eckige Klammer in 1 angedeutet,handelt es sich bei den Dividiermitteln 9 um einen optionalenBestandteil der erfindungsgemäßen Vorrichtung 1;insbesondere kann deren Funktion auch durch eine geeignete Ausbildungder Rechenmittel 8 mit übernommenwerden.
    [0024] Dieerfindungsgemäße Vorrichtung 1 gemäß der 1 arbeitetwie folgt: Um das Teilerverhältnis TVzwischen dem internen Takt IT des Oszillators 7 und demDatentakt DT zu bestimmen, wird die Anzahl N der Takte des internenOszillators 7 zwischen zwei fallenden Flanken des DatensignalsDS, d.h. einer Signalfolge "1010" ("1": HIGH-Pegel; "0": LOW-Pegel)durch die Zählermittel 5 gezählt. Eine Ermittlungder Taktzahl zwischen einer fallenden und einer steigenden Flanke(Signalfolge "1001") könnte imFalle einer falsch liegenden Komparatorschwelle in den Abfragemitteln 4 amzur Datenübertragunggenutzten Bus (nicht gezeigt) zu Fehlern führen. Wie einleitend erwähnt, istdarüberhinaus auch eine Auswertung zwischen steigenden Flanken ("0101") des Datensignalsmöglich.Im Folgenden wird exemplarisch nur die erstgenannte Ausführungsformder Erfindung (Ermittlung der Taktzahl zwischen fallenden Signalflanken)erläutert,ohne dass die Erfindung hierauf beschränkt wäre.
    [0025] DieZählermittel 5 werdenimmer dann gestartet, wenn auf dem Bus, d.h. im Datensignal DS einefallende Flanke auftritt, und zählenbei jedem internen Takt (nach jeder vergangenen internen TaktperiodeDT-1) weiter. Die nächste fallende Flanke stopptdie Zählermittel 5 wieder.Damit entspricht der ZählwertN der Anzahl interner Takte zwischen zwei fallenden Flanken.
    [0026] DerZählwertN wird anschließendin den Dividiermitteln 9 durch Zwei geteilt und in denRechenmitteln 8 weiter verarbeitet. Bereits mittels dervorgeschlagenen Division durch Zwei wird prinzipiell das Teilverhältnis TVzwischen internem Oszillatortakt IT und Datentakt DT bestimmt, dader Abstand zwischen zwei fallenden Flanken grundsätzlich gerade zweiDatentakt-Perioden DT-1 entspricht. DieDividiermittel 9 könnendaher erfindungsgemäß auch als Bestimmungsmittelfür dasTeilerverhältnisTV angesehen werden.
    [0027] DieDatenabfrage in den Abfragemitteln 4 erfolgt erfindungsgemäß dann,wenn der ZählwertN gerade der Hälftedes TeilerverhältnissesTV zwischen internem Takt IT und Datentakt DT entspricht. Bei korrekterSynchronisation wird dann jedes Datenbit genau in der (zeitlichen)Mitte seines Pegelverlaufs abgefragt und somit richtig aus dem Bus "gelesen". Da insbesondereder interne Takt IT aufgrund von Fertigungstoleranzen des Oszillators 7 oftnur unzureichend genau bekannt ist und sich darüber hinaus während desBetriebs mit der Temperatur ändernkann, wird das TeilerverhältnisTV erfindungsgemäß permanentangepasst, wobei der jeweils aktuelle Wert, der nach dem Vorstehendenden Abfragezeitpunkt bestimmt, in den Speichermitteln 6 abgelegtwird. Würdeallerdings der jeweils ermittelte Zählwert N direkt als neuer Teiler übernommen,so könnte eineinzelner Fehler, beispielsweise ein Spike S aufgrund einer Störung aufdem Bus (vgl. 2) sofort zu einem vollständigen Synchronisationsverlustführen.Daher wird der ZählwertN im Rahmen der vorliegenden Erfindung mit dem aktuellen Teilerverglichen und Letzterer anschließend ggf. schrittweise angepasst.
    [0028] Diesgeschieht – nachder bereits erwähnten Division – in denRechenmitteln 8 der Vorrichtung 1, die demnachals Vergleichs- undAnpassungsmittel 8a bzw. 8b (1)fungieren. Die Regeln zur Anpassung des TeilerverhältnissesTV, zu deren Ausführungdie Rechenmittel 8 vorzugsweise programmtechnisch ausgebildetsind, lauten: TV' =TV + 1, fürN/2 > TV; TV' = TV – 1, für N/2 < TV; TV' = TV, für N/2 =TV; wobei TV das vorgegebene, d.h. in den Speichermitteln 6 abgelegteTeilerverhältnis,TV' das angepasste (abzuspeichernde)Teilerverhältnisund N den Zählwertbezeichnet. Direkt nach einem Reset der Vorrichtung 1 liegtnaturgemäß noch keinaus dem Datensignal DS ermittelter Teiler TV vor; in diesem Fall wirddaher fürdiesen ein bestimmter Default-Wert angenommen.
    [0029] Erfindungsgemäß wird folglichim Falle einer falschen Anpassung, z.B. aufgrund eines Signalfehlersam Bus, trotzdem noch eine korrekte Abfrage der Daten durchgeführt, dadie Anpassung des Teilerverhältnissesvon Zyklus zu Zyklus wertmäßig nurgering ist, ΔTV:= TV' – TV = 0, ±1 (1).Zudem wird schon beim nächstengültigenSynchronisationsversuch, in der Regel schon beim nächsten Datenbit,der Anpassungsfehler wieder korrigiert. Das erfindungsgemäße Verfahrenbesitzt somit eine hohe Toleranzen gegenüber Störungen auf dem Bus.
    [0030] Dieermittelte Anzahl N interner Takte zwischen zwei fallenden Signalflankenmuss jedoch nicht immer zwei Bit an Daten entsprechen: So ergebensich entsprechend höhereZählwertefür denFall mehrerer Bits mit gleichem Wert (über mehrere Takte konstanterSignalpegel) bzw. niedrigere Werte im Falle der bereits angesprochenenBus-Störungen. Umsolche Zählwertebei der Anpassung des TeilerverhältnissesTV von vornherein auszuschließenund so eine Verfälschungder Synchronisation zu verhindern, ist im Rahmen der Erfindung für den Zählwert N einGültigkeitsbereichG definiert, der durch die Rechenmittel 8 überwachtwird. Nur fürN ∊ G erfolgt demnach eine Anpassung des Teilerverhältnisses TV.Der Gültigkeitsbereichkann sich z.B. aus den maximalen Abweichungen des Oszillators 7 ergeben: Für eine Datenratevon 2400 Bit/s findet man mit den angegebenen Werten für die Oszillatorfrequenz TVmax = 440000/2400 ≅ 183, TVsoll =400000/2400 ≅ 167,und TVmin = 360000/2400 ≅ 150.
    [0031] Dabeiist insbesondere auch ein Überlaufen derZählermittel 5 zuverhindern, so dass nicht ein eventuell falscher Zählwert nachdem Überlaufals gültiginterpretiert wird.
    [0032] Dievorstehend detailliert erläutertenSachverhalte sind abschließendin der 2 nochmals graphisch dargestellt. Dabei ist jeweilsmit DS das Datensignal auf dem Bus bezeichnet, N steht für den erfindungsgemäß ermitteltenZählwert,wobei die Folge kurzer vertikaler Striche jeweils Zählereignisse mitzeitlichem Abstand IT-1 in den Zählermitteln 5 (1)darstellen; bei G ist der Gültigkeitsbereich desZählwertsin Form eines "logischenFensters" (0: ungültig; 1:gültig)angeben, Nmin/max = 2TVmin/max.
    [0033] Imoberen Teilbild der 2 ist der zwischen zwei fallendenFlanken DSa, DSb des Datensignals DS ermittelte Zählwert Ngültigund wird zum Anpassen des Teilerverhältnisses TV herangezogen; im mittlerenTeilbild ist der Zählwertungültig(Bus-Störung S),ebenso im unteren Teilbild, wobei hier zusätzlich ggf. das Überlaufender Zählermittel(ÜberlaufwertNof) durch geeignete Ausbildung der Rechenmittel 8 (1)abgefangen werden muss.
    [0034] Die 3 zeigtnoch einmal den Ablauf des erfindungsgemäßen Verfahrens anhand einesAblaufdiagramms. Das Verfahren startet in Schritt S1. Anschließend erfolgtin Schritt S2 eine zyklische Abfrage, ob ein Taktpuls des internenOszillators 7 (1) empfangen wurde. Sobald diesder Fall ist (j), erfolgt eine weitere Abfrage in Schritt S3, obdas Datensignal auf dem Bus eine fallende Flanke aufweist. Wirddiese Abfrage bejaht (j), so wird der derzeitige Zählwert Nin Schritt S4 in den Speichermitteln 6 (1)(zwischen-)gespeichert und in einem anschließenden Schritt S5 der Zählwert aufNull zurück gesetzt.Danach wird das Verfahren mit Schritt S2 fortgesetzt.
    [0035] Wirddie Abfrage S3 verneint (n), so erfolgt in Schritt S6 eine weitereAbfrage dahingehend, ob N < Nof (s.o.). Ist dies der Fall (j), wird derZählwertN um den Wert Eins inkrementiert (Schritt S7) und das Verfahrenwiederum mit Schritt S2 fortge setzt. Im Falle einer verneinten AbfrageS6 (n) erfolgt der Rücksprungnach Schritt S2 ohne Inkrementierung des Zählwerts.
    [0036] Aneinen erfolgten Schritt S5 schließt sich bei "A" der nachfolgend beschriebene, in denRechenmitteln 6 ablaufende Verfahrensablauf zum Anpassendes TeilerverhältnissesTV an: Zunächstergeht in Schritt S8 eine weitere zyklische Abfrage, ob ein Taktpulsdes internen Oszillators 7 (1) empfangenwurde. Wird diese Abfrage bejaht (j), so erfolgen in Schritt S9weitere Abfragen (hier der Übersichtlichkeithalber zusammengefasst dargestellt) dahingehend, ob der in den Speichermitteln 6 abgelegte Zählwert Ninnerhalb des Gültigkeitsbereichs(s.o.) liegt, d.h. ob Nmin ≤ N ≤ Nmax, und ob der entsprechende Wert noch nichtberücksichtigtwurde. Fürden Fall, dass alle diese Abfragen bejaht werden (j), wird im nachfolgendenSchritt S10 der Wert fürN mit dem aktuell gültigen,in den Speichermitteln 6 (1) abgelegtenTeiler TV verglichen. Je nach Ergebnis des Vergleichs, N/2 < TV, N/2 = TV oderN/2 > TV, wird in Schritt 511,S11' bzw. S11'' die erfindungsgemäße Anpassung des Teilerverhältnissesvorgenommen: TV' =TV – 1,TV' = TV bzw. TV' = TV + 1. Anschließend wiederholtsich der dargestellte Ablauf ausgehend vom Punkt "B".
    [0037] Dabeierfolgt die Übernahmedes neuen TeilerverhältnissesTV' immer am Endeeines Bits bzw. am Beginn eines neuen Bits. Es ist darauf zu achten, dasssich das Teilerverhältnisnicht in der Mitte eines Bits ändert,da sonst eventuell doppelt, nämlichbei TV (altes Teilerverhältnis)und bei TV' (neuesTeilerverhältnis)abgefragt wird.
    1 Vorrichtung 2 Eingang 3 Ausgang 4 Abfragemittel 5 Zählermittel 6 Speichermittel 7 Oszillator 8 Rechenmittel 8a Vergleichsmittel 8b Anpassungsmittel 9 Dividiermittel, Bestimmungsmittel AS Ausgangssignal DS Datensignal DSa,DSb fallendeFlanke DT Datentakt DT-1 Datenperiode G Gültigkeitsbereich IT internerOszillatortakt IT-1 Oszillatorperiode N Zählwert Nmin kleinsterzulässigerZählwert Nmax größter zulässiger Zählwert Nof Überlaufwert S Bus-Störung, Spike S1-S11'' Verfahrensschritt TV,TV' Teiler(-verhältnis) ΔTV Anpassung
    权利要求:
    Claims (11)
    [1] Verfahren zum Synchronisieren einer Funktionseinheitauf eine Taktfrequenz eines Signals, insbesondere eines Datensignals,wobei Takte eines internen Oszillators der Funktionseinheit zwischenvorbestimmten Flanken des Signals gezählt werden, aus der Taktfrequenzdes internen Oszillators und dem Zählwert ein Teilerverhältnis zwischenSignaltakt und internem Oszillatortakt bestimmt und mit einem vorgegebenenTeilerverhältnisder Funktionseinheit verglichen wird, woraufhin in Abhängigkeit vondem Vergleichsergebnis ein Anpassen des vorgegebenen Teilerverhältnisseserfolgt.
    [2] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass das Anpassen des Teilerverhältnis nachfolgenden Regeln erfolgt: TV' = TV + 1, für N/2 > TV; TV' = TV – 1, für N/2 < TV; TV' = TV , für N/2 = TV; wobei TV dasvorgegebene Teilerverhältnis,TV' das angepassteTeilerverhältnisund N den Zählwertbezeichnet.
    [3] Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,dass die Takte des internen Oszillators zwischen jeweils zwei fallendenoder zwei steigenden Flanken des Signals gezählt werden.
    [4] Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,dass bei einem Erreichen der zweiten vorbestimmten Signalflankeder Zählwert zurückgesetztund das ange passte Teilerverhältnis alsvorzugebendes Teilerverhältnisgespeichert wird.
    [5] Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,dass bei Verlassen eines Gültigkeitsbereichsfür denZählwertkeine Anpassung des Teilerverhältnisseserfolgt.
    [6] Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet,dass das Verfahren permanent währendeiner Übertragungdes Signals, insbesondere währendeiner Datenübertragung,durchgeführtwird.
    [7] Vorrichtung (1) zum Synchronisieren einer Funktionseinheitauf eine Taktfrequenz (DT) eines Signals (DS), insbesondere einesDatensignals, aufweisend: Zählermittel(5) zum Bestimmen einer Anzahl (N) von Takten eines internenOszillators (7) der Funktionseinheit zwischen vorbestimmtenFlanken (DSa, DSb) des Signals (DS); Bestimmungsmittel (9)zum Bestimmen eines Teilerverhältnisses(N/2) zwischen Signaltakt (DT) und internem Oszillatortakt (IT); Vergleichsmittel(8a) zum Vergleichen des Teilerverhältnisses (N/2) mit einem vorgegebenenTeilerverhältnis(TV) der Funktionseinheit; und Anpassungsmittel (8b)zum Anpassen des vorgegebenen Teilerverhältnisses (TV) in Abhängigkeitvon dem Vergleichsergebnis.
    [8] Vorrichtung nach Anspruch 7, dadurch gekennzeichnet,dass die Anpassungsmittel (8b) zum Anpassen des Teilerverhältnisses(TV) nach folgenden Regeln ausgebildet sind: TV' = TV + 1, für N/2 > TV; TV' = TV – 1, für N/2 < TV; TV' = TV, für N/2 =TV; wobei TV' dasangepasste Teilerverhältnisbezeichnet.
    [9] Vorrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet,dass die Zählermittel(5) zum Zählender Takte (IT) des internen Oszillators (7) zwischen jeweilszwei fallenden Flanken (DSa, DSb) oder zwei steigenden Flanken desSignals (DS) ausgebildet sind.
    [10] Vorrichtung nach einem der Ansprüche 7 bis 9, gekennzeichnet,durch Speichermittel (6) zum Speichern des angepasstenTeilerverhältnisses(TV') als neu vorzugebendesTeilerverhältnis(TV).
    [11] Vorrichtung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet,dass die Vergleichs- und/oder Anpassungsmittel (8a, 8b)zum Verhindern einer Anpassung des Teilerverhältnisses (TV) bei Verlasseneines Gültigkeitsbereichs(G) fürden Zählwert(N) ausgebildet sind.
    类似技术:
    公开号 | 公开日 | 专利标题
    US10218452B2|2019-02-26|High speed embedded protocol for distributed control system
    CN1679013B|2010-04-28|同步多信道通用串行总线
    KR101956949B1|2019-03-11|직렬 데이터 전송의 올바른 기능을 체크하기 위한 방법 및 장치
    CA1085015A|1980-09-02|Access method to a common transmission channel for a plurality of data stations in a data transmission system, and arrangement for executing said method
    EP3211822A1|2017-08-30|Mehradrige open-drain-verbindung mit datensymbolübergangs-basierter taktung
    DE69931218T2|2007-03-08|Verfahren zur synchronisierung von netzwerkknoten
    DE10211285B4|2012-11-08|Verfahren und Vorrichtung zur Synchronisstion der globalen Zeit von zwei TTCAN-Bussen sowie entsprechendes Bussystem
    US7920587B2|2011-04-05|Method for establishing a global time base in a time-controlled communications system and communications system
    EP0103460B1|1988-06-15|Datenverbindungsnetze
    US6535926B1|2003-03-18|Time synchronization system for industrial control network using global reference pulses
    JP4813665B2|2011-11-09|データ交換方法及びその装置
    JP5314595B2|2013-10-16|直列送受信装置及びその通信方法
    US7720110B2|2010-05-18|Cycle synchronization between interconnected sub-networks
    CN102104475B|2013-07-03|基于ieee1588的同步系统及其同步方法
    US20160352506A1|2016-12-01|Dual path timing wander removal
    AU2002302300B2|2006-03-16|Synchronization of at least one node of a bus system
    US7664118B2|2010-02-16|System and method for high precision clock recovery over packet networks
    US6993102B2|2006-01-31|System and method for clock synchronization for USB sink device
    DE102005046350B4|2011-08-18|Anordnung bei einer CAN-Verbindung in einem CAN-System
    US20080031283A1|2008-02-07|Time synchronization for network aware devices
    US7620075B2|2009-11-17|Serial communication system with baud rate generator
    JP3845114B2|2006-11-15|データ入出力間に予め設定されたタイミング関係を設けたシステム並びにこのようなシステムの送信機及び受信機
    US4144414A|1979-03-13|Network synchronization apparatus
    JP5050057B2|2012-10-17|タイムトリガ型ネットワーク、及びこのネットワーク内のクラスタのクロック同期方法
    US5052029A|1991-09-24|Self-correcting synchronization signal method and apparatus
    同族专利:
    公开号 | 公开日
    CN1684369A|2005-10-19|
    DE102004006398B4|2006-06-08|
    EP1564925B1|2008-03-26|
    US20050175133A1|2005-08-11|
    US7551702B2|2009-06-23|
    DE502005003408D1|2008-05-08|
    EP1564925A2|2005-08-17|
    EP1564925A3|2006-08-30|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-09-22| OM8| Search report available as to paragraph 43 lit. 1 sentence 1 patent law|
    2005-11-10| 8110| Request for examination paragraph 44|
    2006-12-07| 8364| No opposition during term of opposition|
    2008-07-31| 8330| Complete disclaimer|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410006398|DE102004006398B4|2004-02-10|2004-02-10|Verfahren und Vorrichtung zum Synchronisieren einer Funktionseinheit auf eine vorgegebene Taktfrequenz|DE200410006398| DE102004006398B4|2004-02-10|2004-02-10|Verfahren und Vorrichtung zum Synchronisieren einer Funktionseinheit auf eine vorgegebene Taktfrequenz|
    DE200550003408| DE502005003408D1|2004-02-10|2005-02-05|Verfahren und Vorrichtung zum Synchronisieren einer Funktionseinheit auf eine vorgegebene Taktfrequenz|
    EP05002473A| EP1564925B1|2004-02-10|2005-02-05|Verfahren und Vorrichtung zum Synchronisieren einer Funktionseinheit auf eine vorgegebene Taktfrequenz|
    US11/055,961| US7551702B2|2004-02-10|2005-02-10|Method and circuit arrangement for synchronizing a function unit with a predetermined clock frequency|
    CN 200510009010| CN1684369A|2004-02-10|2005-02-16|将功能单元同步至预给定的时钟频率的方法和装置|
    [返回顶部]